Atty. Dkt. No. 088941/0173

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant:

Yoshiyuki NAKAMURA

Title:

TEST CIRCUIT, TEST CIRCUIT FORMING SYSTEM, AND TEST CIRCUIT

FORMING METHOD AND STORAGE MEDIUM THEREFOR

Appl. No.:

Unassigned

Filing Date:

October 17, 2000

Examiner:

Unassigned

Art Unit:

Unassigned

## **CLAIM FOR CONVENTION PRIORITY**

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed.

In support of this claim, filed herewith is a certified copy of said original foreign application:

Japanese Patent Application No. 11-297453 filed October 19, 1999.

Respectfully submitted,

Date October 17, 2000

FOLEY & LARDNER Washington Harbour 3000 K Street, N.W., Suite 500 Washington, D.C. 20007-5109

Telephone:

(202) 672-5407

Facsimile:

(202) 672-5399

1. Ontirola 38 819 David A. Blumenthal

> Attorney for Applicant Registration No. 26,257

# US

## 日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年10月19日

出 願 番 号 Application Number:

平成11年特許願第297453号

出 願 人 Applicant (s):


日本電気株式会社

2000年 8月25日

特 許 庁 長 官 Commissioner, Patent Office







#### 特平11-297453

【書類名】

特許願

【整理番号】

74510176

【提出日】

平成11年10月19日

【あて先】

特許庁長官 殿

【国際特許分類】

G01R 31/28

【発明の名称】

テスト回路およびテスト回路生成装置、テスト回路生成

方法およびその記録媒体

【請求項の数】

15

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

中村 芳行

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100108578

【弁理士】

【氏名又は名称】

高橋 詔男

【代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】

100101465

【弁理士】

【氏名又は名称】

青山 正和

【選任した代理人】

【識別番号】

100108453

【弁理士】

【氏名又は名称】 村山 靖彦

【手数料の表示】

【予納台帳番号】 008707

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9709418

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】 テスト回路およびテスト回路生成装置、テスト回路生成方法およびその記録媒体

## 【特許請求の範囲】

【請求項1】 第1と第2の被テスト回路の間に設定され、該第1と第2の 被テスト回路に対し、テストを行うテスト回路であって、

外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から 出力される第1の出力信号または前記第2の被テスト回路から出力される第2の 出力信号またはテスト信号を選択し選択された信号をデータとして一時記憶し、 第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出 力信号を選択し前記第1の被テスト回路へ設定し、第3のテストモード信号に基 づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し前記第2の 被テスト回路へ設定し、前記一時記憶したデータをテスト結果として出力するこ とを特徴とするテスト回路。

【請求項2】 集積回路装置内の第1と第2の被テスト回路の間に設定され、該第1と第2の被テスト回路に対し、テストを行うテスト回路を有する集積回路装置であって、

外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から 出力される第1の出力信号または前記第2の被テスト回路から出力される第2の 出力信号またはテスト信号を選択し選択された信号をデータとして一時記憶し、 第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出 力信号を選択し前記第1の被テスト回路へ設定し、第3のテストモード信号に基 づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し前記第2の 被テスト回路へ設定し、前記一時記憶したデータをテスト結果として出力するテ スト回路を有することを特徴とする集積回路装置。

【請求項3】 第1と第2の被テスト回路の間に設定され、該第1と第2の 被テスト回路に対し、テストを行うテスト回路であって、

第1のテストモード信号と第2のテストモード信号に基づき、前記第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回路から出力

される第2の出力信号またはテスト信号を選択して出力する第1のマルチプレク サと、

前記第1のマルチプレクサから出力される信号を入力し、データとして一時記 憶するスキャンブロックと、

第2のテストモード信号に基づき、前記スキャンブロックからの出力または前 記第2の出力信号を選択し、前記第1の被テスト回路へ出力する第2のマルチプ レクサと、

第3のテストモード信号に基づき、前記スキャンブロックからの出力あるいは 前記第1の出力信号を選択し、前記第2の被テスト回路へ出力する第3のマルチ プレクサと、

を具備し、

前記スキャンブロックに一時記憶されたデータをテスト結果として出力することを特徴とするテスト回路。

【請求項4】 集積回路装置のテストを行うテスト回路の生成装置であって

前記集積回路装置と外部の回路を接続するテスト端子の数に基づいて 、テスト信号の入出力の系統数を算出するパラレル数算出部と、

前記集積回路装置内に配置される被テスト回路の入力端子数もしくは出力端子数のうち、端子数が多い方の端子数を、前記被テスト回路毎に検出する第1の検出部と、

前記第1の検出部の検出結果の数を、前記パラレル数算出部によって算出されるパラレル数で割り、記憶素子が直列に接続される数であるシリアル長を算出するコア毎シリアル長算出部とを有し、

前記パラレル数算出部によって決定されるパラレル数に基づき、前記被テスト 回路に対しパラレルにテストを行う系統数を算出し、前記コア毎シリアル長決定 部の出力結果に基づいて前記テストを行う系統のシリアル長を算出することを特 徴とするテスト回路生成装置。

【請求項5】 前記集積回路内の各被テスト回路の入力端子数または出力端子数について、最大である端子数を検出する第2の検出部と、

前記第2の検出部の検出結果の数を、前記パラレル数算出部によって決定されるパラレル数で割り、シリアル長を算出する共通シリアル長算出部とを有し、

前記パラレル数算出部によって決定されるパラレル数に基づき、前記被テスト 回路に対しテストを行う系統数を決定し、前記共通シリアル長算出部の出力結果 に基づいて前記テストを行う系統のシリアル長を決定することを特徴とする請求 項4記載のテスト回路生成装置。

【請求項6】 集積回路装置のテストを行うテスト回路であって、

前記集積回路装置内の被テスト回路の入力端子と出力端子がペアとなる数と同数の請求項1から3記載のいずれかのテスト回路を生成するテスト回路生成部と

前記テスト回路生成部が生成したテスト回路を、前記被テスト回路の一組の入力端子と出力端子へそれぞれ接続するコア接続部と、

前記集積回路の外部端子と、前記テスト回路のうち1つのテスト回路のテスト 信号入力端子とを接続し、該テスト回路から出力されるスキャンブロックの出力 端子と、他方のテスト回路のテスト信号を入力する入力端子とを、それぞれ直列 に接続するシリアル接続部と、

前記シリアル接続部が直列に接続した最後段のテスト回路のスキャンブロック に得られる出力信号をテスト結果として出力することを特徴とするテスト回路生 成装置。

【請求項7】 前記集積回路装置に、テスト信号の端子と前記シリアル接続の系統で必要となる端子数とに基づき、前記シリアル接続の系統を前記ペアの数と同数の系統に分割するパラレル接続部と、

前記パラレル接続部によって分割された各系統へテスト信号を入力し、最後段のテスト回路のスキャンブロックに得られる出力信号をテスト結果として出力することを特徴とする請求項6記載のテスト回路生成装置。

【請求項8】 被テスト回路と、該被テスト回路に対しテストを行うテスト 回路とを有する集積回路装置であって、

前記被テスト回路の入力端子と出力端子がペアとなる数と同数の請求項1から 3記載のいずれかのテスト回路が設定され、 前記テスト回路が、前記被テスト回路の一組の入力端子と出力端子へそれぞれ 接続され、

外部からテスト信号が入力される外部入力端子と前記テスト回路のうち1つの テスト回路のテスト信号入力端子とが接続され、

前記テスト回路から出力されるスキャンブロックの出力端子と他方のテスト回路のテスト信号を入力する入力端子が、それぞれ直列に接続され、

前記直列に接続されたテスト回路のうち、最後段となるテスト回路のスキャンブロックの出力端子と、テスト結果を外部へ出力する外部出力端子へ接続されることを特徴とする集積回路装置。

【請求項9】 第1と第2の被テスト回路の間に設定され、該第1と第2の被テスト回路に対し、テストを行うテスト方法であって、外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択し選択された信号をデータとして一時記憶し、第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出力信号を選択し前記第1の被テスト回路へ設定し、第3のテストモード信号に基づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し前記第2の被テスト回路へ設定し、前記一時記憶したデータをテスト結果として出力することを特徴とするテスト方法。

【請求項10】 集積回路装置のテストを行うテスト回路の生成方法であって、

前記集積回路装置と外部の回路を接続するテスト端子の数に基づいて、テスト 信号の入出力の系統数を算出するパラレル数算出ステップと、

前記集積回路装置内に配置される被テスト回路の入力端子数もしくは出力端子数のうち、端子数が多い方の端子数を、前記被テスト回路毎に検出する第1の検出ステップと、

前記第1の検出ステップの検出結果の数を、前記パラレル数算出ステップによって算出されるパラレル数で割り、記憶素子が直列に接続される数であるシリアル長を算出するコア毎シリアル長算出ステップとを有し、

前記パラレル数算出ステップによって決定されるパラレル数に基づき、前記被 テスト回路に対しパラレルにテストを行う系統数を算出し、前記コア毎シリアル 長決定ステップの出力結果に基づいて前記テストを行う系統のシリアル長を算出 することを特徴とするテスト回路生成方法。

【請求項11】 前記集積回路内の各被テスト回路の入力端子数または出力端子数について、最大である端子数を検出する第2の検出ステップと、

前記第2の検出ステップの検出結果の数を、前記パラレル数算出ステップによって決定されるパラレル数で割り、シリアル長を算出する共通シリアル長算出ステップとを有し、

前記パラレル数算出ステップによって決定されるパラレル数に基づき、前記被 テスト回路に対しテストを行う系統数を決定し、前記共通シリアル長算出ステッ プの出力結果に基づいて前記テストを行う系統のシリアル長を決定することを特 徴とする請求項10記載のテスト回路生成方法。

【請求項12】 集積回路装置のテストを行うテストプログラムを記憶した コンピュータ読み取り可能な記録媒体において、

前記集積回路装置のテストを行うテストプログラムは、

前記集積回路装置内の被テスト回路の入力端子と出力端子がペアとなる数と同数の請求項1から3記載のいずれかのテスト回路を生成するテスト回路生成ステップと、

前記テスト回路生成ステップが生成したテスト回路を、前記被テスト回路の一 組の入力端子と出力端子へそれぞれ接続するコア接続ステップと、

前記集積回路の外部端子と、前記テスト回路のうち1つのテスト回路のテスト 信号入力端子とを接続し、該テスト回路から出力されるスキャンブロックの出力 端子と、他方のテスト回路のテスト信号を入力する入力端子とを、それぞれ直列 に接続するシリアル接続ステップと、

前記シリアル接続ステップが直列に接続した最後段のテスト回路のスキャンブロックに得られる出力信号をテスト結果として出力するステップと

をコンピュータに実行させる集積回路装置のテストを行うテストプログラムを 記録した記録媒体。 【請求項13】 前記集積回路装置に、テスト信号の端子と前記シリアル接続の系統で必要となる端子数とに基づき、前記シリアル接続の系統を前記ペアの数と同数の系統に分割するパラレル接続ステップと、

前記パラレル接続ステップによって分割された各系統へテスト信号を入力し、 最後段のテスト回路のスキャンブロックに得られる出力信号をテスト結果として 出力するステップと、

をコンピュータに実行させる集積回路装置のテストを行うテストプログラムを 記録した請求項12記載の記録媒体。

【請求項14】 集積回路装置のテストを行うテスト回路の生成プログラムを記録したコンピュータ読み取り可能な記録媒体において、

前記集積回路装置と外部の回路を接続するテスト端子の数に基づいて、テスト 信号の入出力の系統数を算出するパラレル数算出ステップと、

前記集積回路装置内に配置される被テスト回路の入力端子数もしくは出力端子数のうち、端子数が多い方の端子数を、前記被テスト回路毎に検出する第1の検出ステップと、

前記第1の検出ステップの検出結果の数を、前記パラレル数算出ステップによって算出されるパラレル数で割り、記憶素子が直列に接続される数であるシリアル長を算出するコア毎シリアル長算出ステップとを有し、

前記パラレル数算出ステップによって決定されるパラレル数に基づき、前記被テスト回路に対しパラレルにテストを行う系統数を算出し、前記コア毎シリアル長決定ステップの出力結果に基づいて前記テストを行う系統のシリアル長を算出するステップとをコンピュータに実行させる集積回路装置のテストを行うテスト回路の生成プログラムを記録した記録媒体。

【請求項15】 前記集積回路内の各被テスト回路の入力端子数または出力 端子数について、最大である端子数を検出する第2の検出ステップと、

前記第2の検出ステップの検出結果の数を、前記パラレル数算出ステップによって決定されるパラレル数で割り、シリアル長を算出する共通シリアル長算出ステップとを有し、

前記パラレル数算出ステップによって決定されるパラレル数に基づき、前記被

テスト回路に対しテストを行う系統数を決定し、前記共通シリアル長算出ステップの出力結果に基づいて前記テストを行う系統のシリアル長を決定することを特徴とする請求項14記載のコンピュータに実行させる集積回路装置のテストを行うテスト回路の生成プログラムを記録した記録媒体。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、集積回路に対し、テストを行うためのテスト回路に関するものである。

[0002]

【従来の技術】

従来、集積回路装置に使用されている大規模コアおよびその周辺回路をテストするには、コアを分離する方法が一般的である。それにはこのコアおよび周辺回路へ外部端子から直接テストデータを設定および観測するためのアクセスパスを確保する必要がある。このアクセスパスには外部端子からコア端子へ1対1にデータを与えるパラレル方法(特開平11-202031号)と、1つの外部端子からスキャンパスを用いてシリアルにデータを与えるシリアル方法(特開平10-78475号)が提案されている。

[0003]

特開平10-78475号は、シリアル方法を適用したRAMコアのテスト方法である。RAMコアの各入力端子は、3つのスキャンフリップフロップ(以下、「入力側FF」と称する)によって構成されたスキャンパスが接続され、また、RAMコアの各出力端子も同様に、3つのスキャンフリップフロップ(以下、「出力側FF」と称する)によって構成されたスキャンパスがそれぞれ接続されている。入力側FFと、RAMコアと、出力側FFは、シリアルに接続されている。上述の構成において、RAMコアをテストするには、入力側FFと出力側FFののシリアルチェーンに対し、入力側FFからテスト信号を設定し、出力側FFから出力を取り出す。

[0004]

このテスト回路では、外部端子の数とスキャンFFの数は同数であり、1回の テストには、FFの数(この場合 6)と同数のシフトのためのクロックを入力す る必要がある。また、出力の全端子に対しロジック(ユーザ論理)を通過する配 線がなされる。

[0005]

従って、このテスト方法では、RAMコアの各端子に1つずつスキャンFFが必要であるため、1回のテストにつき、6回のクロックの入力が必要であり、RAMコアの端子数が多数ある場合には、テスト時間が長くなってしまい、また、ロジック部をコアのテスト配線が通過するため、配線が混雑する問題があった。

[0006]

特開平11-202031は、パラレル方法によるコアのテスト方法である。 この回路では、テストモード信号に基づいてテスト信号とコアの出力信号を選択 するセレクタが、一方のコアの出力端子に設けられ、また、テストモード信号に 基づき、テスト信号をコアの入力端子もしくは外部への出力端子へ出力するセレ クタが、他方のコアの入力端子へ設けられる。外部端子から一方のコアの出力端 子に設けられたセレクタを介してパラレルに値を入力し、他方のコアに設けられ たセレクタを介してパラレルに外部端子へ出力する。従って、全コアの端子数の 合計数の外部端子が必要になる。また、コア聞は必ず直接に接続されている必要 がある。

[0007]

従って、この特開平11-202031号の方法では、外部端子数が全く考慮されていないため、コアの端子が多い場合に、外部端子数が足りなくなり、テストを行うことが不可能になる。また、この回路構成では、コアの各端子に対し、配線が必要であり、配線が複雑になる問題があった。

[0008]

【発明が解決しようとする課題】

上述したように、従来、シリアル方法を用いた場合においては、テスト時間が 長くなってしまい、さらに、配線が混雑する問題があった。パラレル方法を用い た場合においては、コアの端子数が多い場合に、外部端子数が足りなくなり、テ ストを行うことが不可能になってしまい、また、コアの各端子に対し、配線が必要であり、配線が複雑になる問題がある。

[0009]

本発明はこのような事情に鑑みてなされたもので、その目的は、テスト時間を 短縮し、さらに、パタン長と外部端子数を削減した集積回路装置のテスト回路を 提供することにある。

[0010]

### 【課題を解決するための手段】

上記目的を達成するために、本発明のうち請求項1に記載の発明は、第1と第2の被テスト回路の間に設定され、該第1と第2の被テスト回路に対し、テストを行うテスト回路であって、外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択し選択された信号をデータとして一時記憶し、第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出力信号を選択し前記第1の被テスト回路へ設定し、第3のテストモード信号に基づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し前記第2の被テスト回路へ設定し、前記一時記憶したデータをテスト結果として出力することを特徴とする。

#### [0011]

請求項2に記載の発明は、集積回路装置内の第1と第2の被テスト回路の間に 設定され、該第1と第2の被テスト回路に対し、テストを行うテスト回路を有す る集積回路装置であって、外部から入力されるテストモード信号に基づき、前記 第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回 路から出力される第2の出力信号またはテスト信号を選択し選択された信号をデ ータとして一時記憶し、第2のテストモード信号に基づき、前記一時記憶したデ ータまたは前記第2の出力信号を選択し前記第1の被テスト回路へ設定し、第3 のテストモード信号に基づき、前記一時記憶したデータあるいは前記第1の出力 信号を選択し、前記第2の被テスト回路へ設定し、前記一時記憶したデータをテ スト結果として出力するテスト回路を有することを特徴とする。

## [0012]

請求項3記載の発明は、第1と第2の被テスト回路の間に設定され、該第1と第2の被テスト回路に対し、テストを行うテスト回路であって、第1のテストモード信号と第2のテストモード信号に基づき、前記第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択して出力する第1のマルチプレクサと、前記第1のマルチプレクサから出力される信号を入力しデータとして一時記憶するスキャンブロックと、第2のテストモード信号に基づき、前記スキャンブロックからの出力または前記第2の出力信号を選択し前記第1の被テスト回路へ出力する第2のマルチプレクサと、第3のテストモード信号に基づき、前記スキャンブロックからの出力あるいは前記第1の出力信号を選択し、前記第2の被テスト回路へ出力する第3のマルチプレクサとを具備し、前記スキャンブロックに一時記憶されたデータをテスト結果として出力することを特徴とする。

### [0013]

請求項4記載の発明は、集積回路装置のテストを行うテスト回路の生成装置であって、前記集積回路装置と外部の回路を接続するテスト端子の数に基づいて、テスト信号の入出力の系統数を算出するパラレル数算出部と、前記集積回路装置内に配置される被テスト回路の入力端子数もしくは出力端子数のうち、端子数が多い方の端子数を、前記被テスト回路毎に検出する第1の検出部と、前記第1の検出部の検出結果の数を、前記パラレル数算出部によって算出されるパラレル数で割り、記憶素子が直列に接続される数であるシリアル長を算出するコア毎シリアル長算出部とを有し、前記パラレル数算出部によって決定されるパラレル数に基づき、前記被テスト回路に対しパラレルにテストを行う系統数を算出し、前記コア毎シリアル長決定部の出力結果に基づいて前記テストを行う系統のシリアル長を算出することを特徴とするテスト回路生成装置。

### [0014]

請求項5記載の発明は、請求項4記載のテスト回路生成装置において、前記集 積回路内の各被テスト回路の入力端子数または出力端子数について、最大である 端子数を検出する第2の検出部と、前記第2の検出部の検出結果の数を、前記パ ラレル数算出部によって決定されるパラレル数で割り、シリアル長を算出する共通シリアル長算出部とを有し、前記パラレル数算出部によって決定されるパラレル数に基づき、前記被テスト回路に対しテストを行う系統数を決定し、前記共通シリアル長算出部の出力結果に基づいて前記テストを行う系統のシリアル長を決定することを特徴とする。

## [0015]

請求項6記載の発明は、集積回路装置のテストを行うテスト回路であって、前記集積回路装置内の被テスト回路の入力端子と出力端子がペアとなる数と同数の請求項1から3記載のいずれかのテスト回路を生成するテスト回路生成部と、前記テスト回路生成部が生成したテスト回路を、前記被テスト回路の一組の入力端子と出力端子へそれぞれ接続するコア接続部と、前記集積回路の外部端子と、前記テスト回路のうち1つのテスト回路のテスト信号入力端子とを接続し、該テスト回路から出力されるスキャンブロックの出力端子と、他方のテスト回路のテスト信号を入力する入力端子とを、それぞれ直列に接続するシリアル接続部と、前記シリアル接続部が直列に接続した最後段のテスト回路のスキャンブロックに得られる出力信号をテスト結果として出力することを特徴とする。

#### [0016]

請求項7記載の発明は、請求項6記載のテスト回路生成装置において、前記集 積回路装置に、テスト信号の端子と前記シリアル接続の系統で必要となる端子数 とに基づき、前記シリアル接続の系統を前記ペアの数と同数の系統に分割するパ ラレル接続部と、前記パラレル接続部によって分割された各系統ヘテスト信号を 入力し、最後段のテスト回路のスキャンブロックに得られる出力信号をテスト結 果として出力することを特徴とする。

#### [0017]

請求項8記載の発明は、被テスト回路と、該被テスト回路に対しテストを行う テスト回路とを有する集積回路装置であって、前記被テスト回路の入力端子と出 力端子がペアとなる数と同数の請求項1から3記載のいずれかのテスト回路が設 定され、前記テスト回路が、前記被テスト回路の一組の入力端子と出力端子へそ れぞれ接続され、外部からテスト信号が入力される外部入力端子と前記テスト回 路のうち1つのテスト回路のテスト信号入力端子とが接続され、前記テスト回路から出力されるスキャンブロックの出力端子と他方のテスト回路のテスト信号を入力する入力端子が、それぞれ直列に接続され、前記直列に接続されたテスト回路のうち、最後段となるテスト回路のスキャンブロックの出力端子と、テスト結果を外部へ出力する外部出力端子へ接続されることを特徴とする。

## [0018]

請求項9記載の発明は、第1と第2の被テスト回路の間に設定され、該第1と 第2の被テスト回路に対し、テストを行うテスト方法であって、外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から出力される第1の 出力信号または前記第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択し選択された信号をデータとして一時記憶し、第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出力信号を選択し前記第1の被テスト回路へ設定し、第3のテストモード信号に基づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し前記第2の被テスト回路へ設定し、前記一時記憶したデータをテスト結果として出力することを特徴とする。

#### [0019]

請求項10記載の発明は、集積回路装置のテストを行うテスト回路の生成方法であって、前記集積回路装置と外部の回路を接続するテスト端子の数に基づいて、テスト信号の入出力の系統数を算出するパラレル数算出ステップと、前記集積回路装置内に配置される被テスト回路の入力端子数もしくは出力端子数のうち、端子数が多い方の端子数を、前記被テスト回路毎に検出する第1の検出ステップと、前記第1の検出ステップの検出結果の数を、前記パラレル数算出ステップによって算出されるパラレル数で割り、記憶素子が直列に接続される数であるシリアル長を算出するコア毎シリアル長算出ステップとを有し、前記パラレル数算出ステップによって決定されるパラレル数に基づき、前記被テスト回路に対しパラレルにテストを行う系統数を算出し、前記コア毎シリアル長決定ステップの出力結果に基づいて前記テストを行う系統のシリアル長を算出することを特徴とする

[0020]

請求項11記載の発明は、請求項10記載のテスト回路生成方法において、前 記集積回路内の各被テスト回路の入力端子数または出力端子数について、最大で ある端子数を検出する第2の検出ステップと、前記第2の検出ステップの検出結 果の数を、前記パラレル数算出ステップによって決定されるパラレル数で割り、 シリアル長を算出する共通シリアル長算出ステップとを有し、前記パラレル数算 出ステップによって決定されるパラレル数に基づき、前記被テスト回路に対しテ ストを行う系統数を決定し、前記共通シリアル長算出ステップの出力結果に基づ いて前記テストを行う系統のシリアル長を決定することを特徴とする。

## [0021]

請求項12記載の発明は、集積回路装置のテストを行うテストプログラムを記憶したコンピュータ読み取り可能な記録媒体において、前記集積回路装置のテストを行うテストプログラムは、前記集積回路装置内の被テスト回路の入力端子と出力端子がペアとなる数と同数の請求項1から3記載のいずれかのテスト回路を生成するテスト回路生成ステップと、前記テスト回路生成ステップが生成したテスト回路を、前記被テスト回路の一組の入力端子と出力端子へそれぞれ接続するコア接続ステップと、前記集積回路の外部端子と、前記テスト回路のうち1つのテスト回路のテスト信号入力端子とを接続し、該テスト回路から出力されるスキャンブロックの出力端子と、他方のテスト回路のテスト信号を入力する入力端子とを、それぞれ直列に接続するシリアル接続ステップと、前記シリアル接続ステップが直列に接続した最後段のテスト回路のスキャンブロックに得られる出力信号をテスト結果として出力するステップとをコンピュータに実行させる集積回路装置のテストを行うテストプログラムを記録したことを特徴とする。

#### [0022]

請求項13記載の発明は、請求項12記載の発明において、前記集積回路装置に、テスト信号の端子と前記シリアル接続の系統で必要となる端子数とに基づき、前記シリアル接続の系統を前記ペアの数と同数の系統に分割するパラレル接続ステップと、前記パラレル接続ステップによって分割された各系統ヘテスト信号を入力し、最後段のテスト回路のスキャンブロックに得られる出力信号をテスト結果として出力するステップをコンピュータに実行させる集積回路装置のテスト

を行うテストプログラムを記録したことを特徴とする。

[0023]

請求項14記載の発明は、集積回路装置のテストを行うテスト回路の生成プログラムを記録したコンピュータ読み取り可能な記録媒体において、前記集積回路装置と外部の回路を接続するテスト端子の数に基づいて、テスト信号の入出力の系統数を算出するパラレル数算出ステップと、前記集積回路装置内に配置される被テスト回路の入力端子数もしくは出力端子数のうち、端子数が多い方の端子数を、前記被テスト回路毎に検出する第1の検出ステップと、前記第1の検出ステップの検出結果の数を、前記パラレル数算出ステップによって算出されるパラレル数で割り、記憶素子が直列に接続される数であるシリアル長を算出するコア毎シリアル長算出ステップとを有し、前記パラレル数算出ステップによって決定されるパラレル数に基づき、前記被テスト回路に対しパラレルにテストを行う系統数を算出し、前記コア毎シリアル長決定ステップの出力結果に基づいて前記テストを行う系統のシリアル長を算出するステップとをコンピュータに実行させる集積回路装置のテストを行うテスト回路の生成プログラムを記録したことを特徴とする。

[0024]

請求項15記載の発明は、請求項14記載のコンピュータに実行させる集積回路装置のテストを行うテスト回路の生成プログラムを記録した記録媒体においてさらに、前記集積回路内の各被テスト回路の入力端子数または出力端子数について、最大である端子数を検出する第2の検出ステップと、前記第2の検出ステップの検出結果の数を、前記パラレル数算出ステップによって決定されるパラレル数で割り、シリアル長を算出する共通シリアル長算出ステップとを有し、前記パラレル数算出ステップによって決定されるパラレル数に基づき、前記被テスト回路に対しテストを行う系統数を決定し、前記共通シリアル長算出ステップの出力結果に基づいて前記テストを行う系統のシリアル長を決定するプログラムを記録したことを特徴とする。

[0025]

【発明の実施の形態】

以下、図面を参照してこの発明の実施の形態について説明する。図1は、この発明の第一の実施形態によるテスト回路10の構成を示す概略ブロック図である。マルチプレクサ(以下、「MUX」と称する)10-1は、外部から入力されるテストモード信号Sが0であり、外部から入力されるテストモード信号Tが0の場合は、端子uiから入力される信号を選択する。テストモード信号Sが0で、テストモード信号Tが1の場合は、端子coからの入力される信号を選択する。テストモード信号Sが1である場合は、テストパタン端子siから入力される信号SIを選択する。そして、前述のテストモード信号の状態に応じて、選択した信号をフリップフロップ(以下、「FF」と称する)10-2へ出力する。

#### [0026]

FF10-2は、クロックCが入力されるタイミングに応じて、MUX10-1から入力されるデータ信号を一時記憶し、MUX10-3と、MUX10-4へ出力し、また、テストパタン出力端子soを介して、テスト回路10の外部へ信号SOとして出力する。MUX10-3は、テストモード信号Tが0の場合に、端子uiから入力される信号を選択し、テストモード信号Tが1の場合に、FF10-2の出力信号を選択し、端子ciを介して出力する。MUX10-4は、信号Bが0の場合に端子coから入力される信号を選択し、信号Bが1の場合に、FF10-2から出力される信号を選択し、端子uoを介して信号UOとして外部へ出力する。

#### [0027]

以下、上述したテスト回路 1 0 を用いて、集積回路のテストを行う方法について説明する。図 2 は、本発明のテスト回路 1 0 を適用した集積回路の構成を示す概略ブロック図である。この図において、テスト回路 1 1 ~ 1 5 は、前述したテスト回路 1 0 が適用され、各部に配置されている。

#### [0028]

1および2はテストを行う対象であるコアである。ここで、コアとは、予め設計された回路であり、例えば、CPU、RAM等がある。コア1の入力端子と出力端子は、2組あり、第1の入力端子は、テスト回路11の端子ciへ接続され、また、第1の出力端子は、テスト回路11の端子coへ接続される。コア1の

第2の入力端子と第2の出力端子は、第1の入力端子、第1の出力端子と同様に、回路12の端子ci、端子coへ、それぞれ接続される。

[0029]

コア2は、第1~第4の入力端子と、第1~第3の出力端子があり、第1~第3の入力端子および第1~第3の出力端子は、前述と同様に、テスト回路13~15のそれぞれ対応する端子ui、端子uoへ接続される。第4の入力端子は、後述する回路20の端子2ciへ接続される。

[0030]

次に、回路20の構成について図3を用いて説明する。この図において、MU X20-1は、入力されるテストモード信号Sが0の場合は、端子uiから入力される信号UIを選択し、テストモード信号Sが1の場合は、テストパタン入力端子siから入力される信号SIを選択し、FF20-2へ出力する。FF20-2は、クロックCが入力されるタイミングに応じて、MUX20-1から入力されるデータ信号を一時記憶し、MUX20-3へ出力し、また、テストパタン出力端子soを介して、回路20の外部へ信号SOとして出力する。MUX20-3は、テストモード信号Tが0の場合に、端子2uiから入力される信号UIを選択し、テストモード信号Tが1の場合に、FF20-2の出力を選択し、端子2ciを介して、コア2へ信号CIとして出力する。

[0031]

次に、図2において、3,4は、テストを行う対象であるユーザ回路である。 ここで、ユーザ回路とは、コア同士を接続する回路や、カスタム的な機能を加え た回路等である。

ユーザ回路3は、入力端子がテスト回路12のテストパタン出力端子soへ接続されてあり、出力端子は、ユーザ回路4の入力端子へ接続されている。ユーザ回路4は、第1~第4の入力端子と、第1~第4の出力端子がある。第1の入力端子は、テスト回路11の端子uoへ接続され、第1の出力端子は、テスト回路11の端子uiへ接続されている。そして、第2の入力端子および第2の出力端子は、テスト回路12の端子uoおよび端子uiへ接続されている。また、第3の入力端子および第3の出力端子は、テスト回路14の端子uoおよび端子ui

へ接続され、第4の入力端子および第4の出力端子は、テスト回路13の端子u o および端子u i へ接続されている。

## [0032]

次に、スキャンFF31の構成について図4を用いて説明する。この図において、MUX31-1は、テストモード信号Sが1の場合に、テストパタン入力端子siから入力される信号SIを選択し、テストモード信号Sが0の場合に、ユーザ回路から入力される信号を選択し、FF31-2へ出力する。FF31-2は、クロックCが入力されるタイミングに応じて、MUX31-1から入力されるデータ信号を一時記憶し、ユーザ回路へ出力し、また、テストパタン出力端子soを介して、スキャンFF31の外部へ信号SOとして出力する。なお、テスト回路10と、回路20と、スキャンFF31に供給されるクロックCは、実施例では一相クロックCを用いているが、これに限定されるものではない。たとえば多相クロック用いてもよい。

## [0033]

図2において、スキャンFF32~36は、スキャンFF31と同一の構成である。スキャンFF31~スキャンFF33は、ユーザ回路3の内部にあり、スキャンFF34~スキャンFF36は、ユーザ回路4の内部にある。そして、スキャンFF31のテストパタン入力端子siと、テスト回路12のテストパタン出力端子soが接続され、スキャンFF31のテストパタン出力端子soとスキャンFF32のテストパタン入力端子siが接続される。以下同様に、スキャンFF32~スキャンFF36は、それぞれ、テストパタン入力端子siとテストパタン出力端子soが接続されることによって、直列に接続される。スキャンFF36のテストパタン出力端子soは、セレクタ51の入力へ接続される。

#### [0034]

次に、セレクタ51の構成について図5を用いて説明する。

セレクタ51は、テストモード信号Tが0の場合に、スキャンFF36から出力される信号SOを選択し、テストモード信号Tが1の場合に、集積回路の外部端子であるパラレルテスト端子PIN1から入力されるテスト信号であるテストパタンを選択し、テストパタン出力端子soを介して出力する。セレクタ52は

、テストモード信号Tが0の場合に、テスト回路14から出力される信号SOを選択し、信号テストモード信号Tが1の場合に、集積回路のパラレルテスト端子PIN2から入力される信号を選択し、テストパタン出力端子soを介して集積回路のパラレルテスト端子POT2へ出力する。

## [0035]

次に、回路41について図6を用いて説明する。回路41は、AND回路で構成されており、テストモード信号Tとテスト回路12から出力されるテストパタン信号SOを入力し、出力信号をOR回路48へ出力する。また、回路42は、回路41と同様に、AND回路で構成されており、テストモード信号Tとテスト回路14から出力されるテストパタン信号SOを入力し、出力信号をOR回路48へ出力する。OR回路48は、回路41と回路42から出力される信号のORをとり、集積回路の外部へ出力端子POT1へ出力する。

## [0036]

図7に示すTAP60は、外部から入力される信号TMS,信号TCK,信号TDIに応じて各テストモード信号S、B,T1,T2を制御し、各部へ出力する。テストモード信号Sは、テスト回路11~テスト回路20、スキャンFF31~スキャンFF36へ出力される。テストモード信号Bは、テスト回路11~テスト回路15へ出力される。テストモード信号T1は、テスト回路11、テスト回路12、回路41~テストモード信号Tとして出力される。テストモード信号T2は、テスト回路13、テスト回路14、テスト回路15、回路20、回路42、セレクタ51、セレクタ52~テストモード信号Tとして出力される。この各テストモード信号は、たとえばIEEE1149.1のTAPなどを用いて供給することが出来る。

#### [0037]

次に、上述の構成におけるテスト回路の動作について説明する。まず、コア1のテストについて説明する。TAP60はテストモード信号B=1、T1=1、T2=0を各部へ出力すると、回路42は、テストモード信号T2=0が入力されるため、出力が0になる。また、回路41は、テストモード信号T1=1が入力されるため、テスト回路12から出力される信号に応じた出力を0R回路48

を介して端子POT1へ出力する。これにより、回路41から出力される信号を パラレルテスト端子POT1によって観測できる。

[0038]

次に、TAP60から、テストモード信号S=1が出力されると、テスト回路 11およびテスト回路12は、信号SIがMUX10-1を介してFF10-2 へ入力され、このFF10-2の出力が信号SOとして出力される。これにより 、パラレルテスト端子PIN1からテスト回路11、テスト回路12、回路41 へシリアルに入力パタンを設定できる。これと同時に、テスト回路11、テスト 回路12は、FF10-2の出力信号がMUX10-3を介してコア1へ出力さ れるので、コア1へテスト信号を与えることが出来る。

[0039]

そして、TAP60から、S=0が出力されると、テスト回路11、テスト回路12の内部は、コア1からの出力信号COが端子uiを介して、FF10-2へ入力される。そして、再びTAP60からS=1が入力されると、パラレルテスト端子POT1には、シリアルにテストパタンを取り出すことが出来る。

[0040]

次に、コア2をテストする動作について説明する。まず、TAP60がB=1、T1=0、T2=1を各部へ出力すると、回路41は、テストモード信号T1=0が入力されるため、出力が0になる。また、回路42は、テストモード信号T2=1が入力されるため、回路14から出力される信号に応じた出力をOR回路48を介してパラレルテスト端子POT1へ出力する。これにより、回路42から出力される信号をパラレルテスト端子POT1によって観測できる。

[0041]

次に、テストモード信号T2がOになるとことにより、回路51は、PIN1からの入力信号を選択し、回路52は、PIN2からの入力信号を選択する。これにより、PIN1から回路13と回路14ヘテストパタンを与えることができ、また、PIN2から回路15と回路20ヘテストパタンを与えることができる

[0042]

ここでテストモード信号S=1にすると、テスト回路13, テスト回路14, テスト回路15のFF10-2、端子ciが有効となり、回路20のFF20-2、端子2ciも有効となり、コア2ヘテストパタンを与えることができる。これにより、PIN1とPIN2からパラレルにシリアルなテストパタンを設定できる。

## [0043]

次に、テストモード信号S=0にすると、テスト回路13、テスト回路14,テスト回路15は、端子c0、FF10-2が有効となり、コア20出力信号が FF10-2へ取り込まれる。また、回路20は、端子2ui、FF20-2が有効となる。ここで、再びテストモード信号S=1にすることにより、パラレルテスト端子POT1、POT2からパラレルにテストパタンを取り出すことが出来る。

#### [0044]

次に、ユーザ回路のテストの動作について説明する。

まず、テストモード信号B=1、テストモード信号T1=0、テストモード信号T2=0に設定する。これにより、回路51はスキャンFF36の出力、回路52はテスト回路14の出力を選択し、パラレルテスト端子PIN1から1本のスキャンチェーンでパラレルテスト端子POT2に接続される。

#### [0045]

ここで、テストモード信号S=1にすると、テスト回路 $11\sim15$ ,の内部はテストパタン入力端子si、FF10-2、テストパタン出力端子soが有効となり、回路20は、テストパタン入力端子si、FF20-2、テストパタン出力端子soが有効となるので、パラレルテスト端子PIN1からシリアルな入力パタンを設定できる。このとき、テスト回路 $11\sim15$ のFF10-2、端子uoも有効となり、ユーザ回路3,4に出力を与えることが出来る。

#### [0046]

また、同時にスキャンFF31~36にもテスト回路12から値が設定される。次にS=0にすると、テスト回路11~15の内部は端子ui、FF10-2が有効となり、また、回路20の内部は端子ui、FF20-2が有効となり、

ユーザ回路 3, 4 からの出力が各FF10-2、FF20-2へとりこまれる。 さらに、スキャンFF31~36にも値が取り込まれる。ここで再びテストモー ド信号S=1にすると、パラレルテスト端子POT2からテストパタンを取り出 すことが出来る。

## [0047]

なお、この実施例ではユーザ回路テストのときのシリアルチェーンを1本にしたが、コアのテストのときと同じように接続の系統を複数本にできる(図8)。この図8では、パラレルテスト端子POT3、PIN3がさらにある場合に、スキャンFF31の出力信号をパラレルテスト端子POT3から取り出し、テストパタンをパラレルテスト端子PIN3からスキャンFF32へ入力している。これにより、シリアルチェーンをパラレルテスト端子PIN1~POT3の系統と、パラレルテスト端子PIN3~POT2の系統の2系統に分割することができ、テスト時間を短縮することができる。

### [0048]

また、コアのテストと同じわけ方にもできるが、ユーザ回路のテストのときは テスト回路11~15、回路20,スキャンFF31~36が、全て動作するた め、コア単体のテストの場合とは最適なわけ方が一致するとは限らない。このた め、この実施例では、コア単体テストとユーザ回路のテストでシリアルチェーン のわけかたを変えている。

#### [0049]

図9は本発明の、コア1、コア2およびその周辺のユーザ回路を分離してテストする場合を説明する第2の実施例の回路図である。第1の実施例と異なるのはコア1とユーザ回路テストのシリアルチェーンが2本になっていることである。この例を用いて、コア1、コア2、ユーザ回路をどのようにテストするか述べる。まず、この実施例で用いられるTAP61を図10に示す。この図において、TAP61は、外部から入力される信号TMS、信号TCK、信号TDIに応じて各テストモード信号S、B、T1、T2、TUを制御し、各部へ出力する。

#### [0050]

テストモード信号Sとテストモード信号Bは、TAP60と同様に各部へ出力

される。テストモード信号T1は、テスト回路11~12、回路41、回路43、セレクタ53へテストモード信号Tとして出力される。テストモード信号T2は、テスト回路13~15、回路20、回路42、回路44、セレクタ51~52へテストモード信号Tとして出力される。テストモード信号TUは、回路45へ出力される。

## [0051]

まず、テストモード信号B=1、テストモード信号T1=1、テストモード信号T2=0、テストモード信号TU=0に設定され、出力されると、これにより回路42、回路45、回路44の出力は0になり、パラレルテスト端子POT1によって、回路41の出力を、パラレルテスト端子POT2によって回路43の出力を観測できる。ここでテストモード信号S=1にすると、回路11、回路12の内部は、テストパタン入力端子si、FF10-2、テストパタン出力端子soが有効となり、PIN1およびPIN2からテストパタンを設定できる。また、FF10-2、端子ciも有効となり、コア1に入力パタンを与えることが出来る。次に、S=0にすると、回路11、回路12の内部は端子co、FF10-2が有効となり、コア1の出力がFF10-2に取り込まれる。ここで、再びS=1になると、パラレルテスト端子POT1、POT2からテストパタンを取り出すことが出来る。

#### [0052]

次に、コア2のテスト方法について説明する。まず、テストモード信号B=1、テストモード信号T1=0、テストモード信号T2=1、テストモード信号TU=0に設定され、出力されると、回路41,43,45の出力は0になり、パラレルテスト端子POT1は回路42の出力を、また、パラレルテスト端子POT2は回路44の出力を観測できる。後は第1の実施例と同様にテストが行われる。

#### [0053]

次に、ユーザ回路についてテストを行う方法について説明する。まず、テストモード信号B=1、テストモード信号T1=0、テストモード信号T2=0、テストモード信号TU=1に設定され、出力されると、セレクタ51はスキャンF

F36の出力を選択し、セレクタ52はテスト回路14の出力、セレクタ53は テスト回路11の出力を選択する。これにより、パラレルテスト端子PIN1、 テスト回路11、テスト回路12、スキャンFF31、スキャンFF32、スキャンFF33、スキャンFF34、パラレルテスト端子POT1の系統と、パラレルテスト端子PIN2、スキャンFF35、スキャンFF36、テスト回路1 3、テスト回路14、テスト回路15、回路20、パラレルテスト端子POT2の系統の2本のスキャンチェーンが構成される。

### [0054]

ここで、テストモード信号Sが1になると、テスト回路11~15の内部は、 テストパタン入力端子si、FF10-2、テストパタン出力端子soが有効と なり、また、回路20の内部はテストパタン入力端子si、FF20-2、テス トパタン出力端子soが有効となる。これにより、パラレルテスト端子PIN1 とパラレルテスト端子PIN2からパラレルにシリアルなテストパタンを設定で きる。

### [0055]

このとき、テスト回路11~15は、FF10-2、端子uoも有効となり、ユーザ回路3,4に出力を与えることが出来る。そして、スキャンFF31~36の30-2においても、それぞれデータが設定される。次に、テストモード信号S=0になると、テスト回路11~15は、端子ui、FF10-2が有効となり、また、回路20の内部は端子2ui、FF20-2が有効となる。これにより、ユーザ回路3,4からの出力が各FF10-2、FF20-2へ入力される。さらに、スキャンFF31~36にもデータが取り込まれる。ここで再びテストモード信号S=1になると、パラレルテスト端子POT1とパラレルテスト端子POT2からパラレルにシリアルなテストパタンを取り出すことができる。なお、上述の実施例では、テスト回路11~15は、コアとユーザ回路へ接続されているが、2つのコア間に対し、接続をすることが可能である。

#### [0056]

次に、テスト回路の生成処理の実施の形態について、図面を参照し、説明する。図11は、この発明の一実施形態によるテスト回路生成方法の概略を示す概念。

図である。この実施例においては一例として、パラレルテスト端子数が4であり、コア1の入力端子数が2、出力端子数が2であり、コア2の入力端子数が4、出力端子数が3であり、ユーザ回路が2つある場合について説明する。

#### [0057]

パラレルテスト端子数は、集積回路装置の全端子のうち、テスト用に使える外部端子数である。ここで、テスト用に使えるか否かは、その端子に接続された回路の動作速度や、特殊なインタフェースを使用しているか否か等の条件から決定される(ステップS 1 0 1)。

#### [0058]

次に、テストを行う対象となる各コアの端子数をそれぞれ抽出する。この実施例では、コア1の端子数である4と、コア2の端子数である7が抽出される(ステップS102、ステップS103)。

### [0059]

次に、1組の入力、出力のパラレルテスト端子へ直列に接続されるFF10-2、FF20-2の数の合計であるシリアル長と、コアへ接続されるパラレルテスト端子の入力端子と出力端子がペアになる数であるパラレル数が決定される(ステップS104)。このパラレル数は、パラレルテスト端子数を2で割ることにより得られる。この場合、パラレル数は2である。

#### [0060]

シリアル長を計算する方法については、2種類ある。一方の方法は、全コアの中で端子数が最大となるコアを基準する共通シリアル長を求める方法であり、たとえば、上述実施例1では、入力、出力の端子数が7であるコア2を基準として、シリアル長が決定されている。この場合、コア2の入力端子数が4、出力端子数が3であるので、入力端子数4を、上述のパラレル数である2で割ることによって、共通シリアル長が2であると計算できる。

## [0061]

他方の方法は、各コアそれぞれの端子数に基づいてシリアル長が決定する方法 がある。この方法は、たとえば、上述の実施例2に示すように、コア1およびコ ア2のそれぞれの端子数に応じて、シリアル長が決定される。この場合、コア1 の入力端子数が2、出力端子数が2であるので、入力端子数2を、上述のパラレル数である2で割ることによって、コア毎シリアル長が1であると計算できる。 また、コア2においては、コア2の入力端子数が4、出力端子数が3であるので、入力端子数4を、上述のパラレル数である2で割ることによって、コア毎シリアル長が2であると計算できる。

#### [0062]

また、テスト回路生成処理を行う上で、スキャンFF31~36のシリアル長パラレル数の決定方法について説明する。この決定方法は、次のように決定される。まず、ユーザスキャンパラレル数は、この実施例で使用されるパラレルテスト端子数が2であるので、2を2で割ることにより、1である。次に、ユーザスキャンシリアル長は次のように決まる。コア1の入力端子数と出力端子数が2であるので端子数は2、コア2の端子数は、入力端子数4である。そして、ユーザ回路内のスキャンFFの数が6であるので、これら2,4,6を合計し、12を得る。そして、この12をユーザスキャンパラレル数1で割ることにより、ユーザスキャンシリアル長12が得られる。

#### [0063]

以下、図12、図13のフローチャートを用いてテスト回路の生成について説明する。ここでは、例として、図2において、テスト回路の生成について説明する。まず、コア1、コア2、のうち未処理のコアを一つ選ぶ(ステップS201)。ここでは、コア1を選択する。次に、コア入力、コア出力のうち少ないほうの端子数と同数のテスト回路10を発生する(ステップS202)。コア2の端子数は同じ2であるので、2つのテスト回路11~12を発生させる。

#### [0064]

次に、コア入力端子、コア出力端子のうち多いほうの数から少ないほうの端子数を引いた数の回路20を発生させる(ステップS203)。コア1は、入力および出力端子数は同数であるので、回路20は発生されない。そして、コア入力、コア出力を一つずつテスト回路10に接続する(ステップS204)。そして、残ったコア端子を回路20へ接続するステップS205があるが、ここでは回路20は発生されないので、このステップは省略される。

[0065]

次に、一つの端子si、soが未接続のテスト回路10または回路20の端子siを一つのパラレルテスト入力端子に接続する(ステップS206)。PIN1とテスト回路11のテストパターン入力端子siが接続される。そして、端子siが接続され端子soが未接続のテスト回路11と、他の一つのs1、sOが未接続のテスト回路12の端子siを接続する(ステップS207)。そして、コア毎シリアル長に達するまで(ステップS208)、ステップS206から繰り返される(ステップS208)。

[0066]

次に、端子siが接続され端子soが未接続のテスト回路10の端子siを、パラレルテスト出力端子POT1に接続する(ステップS209)。そして、このパラレルテスト出力端子POT1が他のコアで使用されていないので(ステップS210)、ステップS212へ進む。ステップS212において、コア1のパラレル数は1であるので、ステップS213へ進む。

[0067]

次に、未処理のコア2があるので、ステップS201へ移行する。そして、コア2は、入力端子が4であり、出力端子が3であるので、ステップS203において回路20が1つ発生する。そして、コア2の入力および出力端子にテスト回路13~15を接続し(ステップS204)、コア2と、回路20の接続を行う(ステップS205)。次に、ステップS206において、テスト回路13と、パラレルテスト端子PIN1の接続を行う。

[0068]

次に、テスト回路 1 3 とテスト回路 1 4 を接続する(ステップ S 2 0 7)。これで、コア 2 のコア毎シリアル長である 2 に達したため(ステップ S 2 0 8)、テスト回路 1 4 のテストパタン出力端子とパラレルテスト端子 P O T 1 が接続される(ステップ S 2 0 9)。ここで、パラレルテスト端子 P O T 1 は、他の回路に接続されているため(ステップ S 2 1 0)、回路 4 1 および O R 回路 4 8 を介して接続される(ステップ S 2 1 1)。そして、コア 2 のパラレル数である 2 に達していないので(ステップ S 2 1 2)、ステップ S 2 0 5 から、同様に接続の

処理が行われる。

#### [0069]

次に、未処理のコアがなくなると(ステップS213)次に、ユーザ回路の接続処理を行う(図13)。ユーザ回路のスキャン $FF31\sim36$ と全コアの回路1、回路2のユーザスキャンチェーンの接続順序を決定する(ステップS214)。次に、ユーザスキャンシリアル長とユーザスキャンパラレル数を決定する。これは、上述したように、ユーザスキャンシリアル長は12、ユーザスキャンパラレル数は1である(ステップS215)。

#### [0070]

次に、一つの端子si、端子soがユーザスキャンチェーンに未接続のテスト回路11~15または回路20またはスキャンFF31~36の回路の端子siを一つのバラレルテスト入力端子に接続する(ステップS216)。ここでは、すでにテスト回路11がパラレルテスト端子PIN1へ接続されているので、省略される。

### [0071]

次に、端子siがユーザスキャンチェーンに接続され端子soがユーザスキャンチェーンに未接続のテスト回路11 $\sim$ 15または回路20またはユーザスキャンFF31 $\sim$ 36の回路の端子soと、他の一つの端子si、端子soがユーザスキャンチェーンに未接続のテスト回路11 $\sim$ 15または回路20またはユーザスキャンFF31 $\sim$ 36の回路の端子siを接続する(ステップS217)。

ここでは、ユーザ回路12のテストパタン出力端子soと、スキャンFF31のテストパタン入力端子siが接続される。このとき、スキャンFF31のテストパタン入力端子siは、他の回路に接続されていないので(ステップS218)、ステップS220へ進む。

#### [0072]

そして、ユーザスキャンシリアル長に達するまで、ステップS217から繰り返される。ここで、スキャンFF36とテスト回路13を接続する場合に、テスト回路13は、パラレルテスト端子PIN1へ接続されているので(ステップS218)、スキャンFF36とテスト回路13の間に、セレクタ51を挿入する

(ステップS219)。

[0073]

ユーザスキャンシリアル長に達すると(ステップS220)、端子siがユーザスキャンチェーンに接続されSOがユーザスキャンチェーンに未接続のテスト 回路11~15または回路20またはスキャンFF31~36の回路の端子soを、一つのパラレルテスト出力端子に接続する(ステップS221)。ここでは、回路20のテストパタン出力端子soと、パラレルテスト端子PIN1が接続される。

[0074]

そして、パラレルテスト出力端子が既に他のコアで使用されているときは(ステップS222)、回路4およびORを介して接続する(ステップS223)が、この場合、他の回路で使用されていないので、このステップS223は省略される。

[0075]

ユーザスキャンパラレル数に達するまでステップS216からステップS22 4が繰り返し行われる(ステップS224)。最後に、各制卸信号の端子とTA P60を接続する(ステップS225)。

[0076]

また、以上説明したテスト回路生成装置の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより施工管理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、WWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。

[0077]

また、「コンピュータ読み取り可能な記録媒体」とは、フロッピーディスク、 光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに 内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読 み取り可能な記録媒体」とは、インタネット等のネットワークや電話回線等の通信回線を介してプログラムを送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、このプログラムを記憶装置などに格納したコンピュータシステムから伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線などの通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。

## [0078]

また、上述のプログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。

## [0079]

以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成は この実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計 等も含まれる。

#### [0080]

#### 【発明の効果】

以上説明したように、本発明では、外部から入力されるテストモード信号に基づき、第1の被テスト回路から出力される第1の出力信号または第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択し、選択された信号をデータとして一時記憶し、前記第2のテストモード信号に基づき、一時記憶したデータまたは第2の出力信号を選択し、第1の被テスト回路へ設定し、第3のテストモード信号に基づき、一時記憶したデータあるいは前記第1の出力信号を選択し、第2の被テスト回路へ出力するようにしたので、コアとユーザ回路にたいし、テストを行うことができる効果が得られる。さらに、この発明によれば、第1の被テスト回路の入力信号と出力信号および、第2の被テスト回路の入力信

号と出力信号を、1つの記憶素子に共有させるようにしたので、シリアル長を削減することができ、これにより、テスト時間を削減することができる。

[0081]

請求項4記載の発明によれば、集積回路装置と外部の回路を接続するテスト端子の数に基づいて、テスト信号の入出力の系統数を算出し、パラレル数算出部によって決定されるパラレル数に基づき、被テスト回路に対しパラレルにテストを行う系統数を算出し、前記コア毎シリアル長決定部の出力結果に基づいて前記テストを行う系統のシリアル長を算出し、シリアルチェーンを分割したので、使用可能なテスト端子に対して、最適に使用することによって、これにより、テスト時間をさらに削減できる効果が得られる。さらに、使用可能なテスト端子数に基づいて、テスト回路を生成したので、テスト端子数を増加させることを防ぐことができる効果が得られる。

#### 【図面の簡単な説明】

- 【図1】 この発明の第一の実施形態によるテスト回路10の構成を示す概略ブロック図である。
- 【図2】 本発明のテスト回路10を適用した集積回路の構成を示す概略ブロック図である。
  - 【図3】 回路20の構成を示す図である。
  - 【図4】 スキャンFFの構成を示す図である。
  - 【図5】 セレクタ51の構成を示す図である。
  - 【図6】 回路41の構成を示す図である。
  - 【図7】 TAP60の構成を示す図である
- 【図8】 ユーザ回路テストのときのシリアルチェーンを2本にした場合の 図である。
- 【図9】 コア1. コア2およびその周辺のユーザ回路を分離してテストする場合を説明する図である。
  - 【図10】 TAP61の構成を示す図である。
- 【図11】 本発明の一実施形態によるテスト回路生成方法の概略を示す概 念図である。

## 特平11-297453


- 【図12】 テスト回路の生成について説明するフローチャートである。
- 【図13】 テスト回路の生成について説明するフローチャートである。

## 【符号の説明】


- 1、2 コア
- 3、4 ユーザ回路
- 10~15 テスト回路
- 20、40~42 回路
- 30~36 スキャンFF
- 48 OR回路
- 51、52 セレクタ
- 60, 61 TAP
- PIN1~PIN3、POT1~POT3 パラレルテスト端子

# 【書類名】 図面


## 【図1】




【図2】




【図3】




## 【図4】




【図5】




# 【図6】




# 【図7】




【図8】




【図9】




【図10】




【図11】



## 【図12】



## 【図13】



【書類名】

要約書

【要約】

【課題】 テスト時間を短縮し、パタン長と外部端子数を削減した集積回路装置のテスト回路を提供する。

【解決手段】 第1と第2の被テスト回路の間に設定され、該第1と第2の被テスト回路に対し、テストを行うテスト回路であって、外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択し、選択された信号をデータとして一時記憶し、前記第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出力信号を選択し、前記第1の被テスト回路へ設定し、第3のテストモード信号に基づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し、前記第2の被テスト回路へ出力する。

【選択図】 図1

## 認定・付加情報

特許出願の番号 平成11年 特許願 第297453号

受付番号 59901022956

書類名 特許願

担当官 大畑 智昭 7392

作成日 平成11年10月25日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000004237

【住所又は居所】 東京都港区芝五丁目7番1号

【氏名又は名称】 日本電気株式会社

【代理人】 申請人

【識別番号】 100108578

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 高橋 韶男

【代理人】

【識別番号】 100064908

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 志賀 正武

【選任した代理人】

【識別番号】 100101465

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 青山 正和

【選任した代理人】

【識別番号】 100108453

【住所又は居所】 東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】 村山 靖彦

## 出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社